<big id="49bxd"><em id="49bxd"></em></big>

  1. <nav id="49bxd"><video id="49bxd"></video></nav>
  2. 您當前所在位置: 首頁 > 首發論文
    動態公開評議須知

    1. 評議人本著自愿的原則,秉持科學嚴謹的態度,從論文的科學性、創新性、表述性等方面給予客觀公正的學術評價,亦可對研究提出改進方案或下一步發展的建議。

    2. 論文若有勘誤表、修改稿等更新的版本,建議評議人針對最新版本的論文進行同行評議。

    3. 每位評議人對每篇論文有且僅有一次評議機會,評議結果將完全公示于網站上,一旦發布,不可更改、不可撤回,因此,在給予評議時請慎重考慮,認真對待,準確表述。

    4. 同行評議僅限于學術范圍內的合理討論,評議人需承諾此次評議不存在利益往來、同行競爭、學術偏見等行為,不可進行任何人身攻擊或惡意評價,一旦發現有不當評議的行為,評議結果將被撤銷,并收回評審人的權限,此外,本站將保留追究責任的權利。

    5. 論文所展示的星級為綜合評定結果,是根據多位評議人的同行評議結果進行綜合計算而得出的。

    勘誤表

    上傳勘誤表說明

    • 1. 請按本站示例的“勘誤表格式”要求,在文本框中編寫勘誤表;
    • 2. 本站只保留一版勘誤表,每重新上傳一次,即會覆蓋之前的版本;
    • 3. 本站只針對原稿進行勘誤,修改稿發布后,不可對原稿及修改稿再作勘誤。

    示例:

    勘誤表

    上傳勘誤表說明

    • 1. 請按本站示例的“勘誤表格式”要求,在文本框中編寫勘誤表;
    • 2. 本站只保留一版勘誤表,每重新上傳一次,即會覆蓋之前的版本;
    • 3. 本站只針對原稿進行勘誤,修改稿發布后,不可對原稿及修改稿再作勘誤。

    示例:

    上傳后印本

    ( 請提交PDF文檔 )

    * 后印本是指作者提交給期刊的預印本,經過同行評議和期刊的編輯后發表在正式期刊上的論文版本。作者自愿上傳,上傳前請查詢出版商所允許的延緩公示的政策,若因此產生糾紛,本站概不負責。

    發郵件給 王小芳 *

    收件人:

    收件人郵箱:

    發件人郵箱:

    發送內容:

    0/300

    論文收錄信息

    論文編號 202309-29
    論文題目 基于FPGA的verilog新式數字秒表
    文獻類型
    收錄
    期刊

    上傳封面

    期刊名稱(中文)

    期刊名稱(英文)

    年, 卷(

    上傳封面

    書名(中文)

    書名(英文)

    出版地

    出版社

    出版年

    上傳封面

    書名(中文)

    書名(英文)

    出版地

    出版社

    出版年

    上傳封面

    編者.論文集名稱(中文) [c].

    出版地 出版社 出版年, -

    編者.論文集名稱(英文) [c].

    出版地出版社 出版年,-

    上傳封面

    期刊名稱(中文)

    期刊名稱(英文)

    日期--

    在線地址http://

    上傳封面

    文題(中文)

    文題(英文)

    出版地

    出版社,出版日期--

    上傳封面

    文題(中文)

    文題(英文)

    出版地

    出版社,出版日期--

    英文作者寫法:

    中外文作者均姓前名后,姓大寫,名的第一個字母大寫,姓全稱寫出,名可只寫第一個字母,其后不加實心圓點“.”,

    作者之間用逗號“,”分隔,最后為實心圓點“.”,

    示例1:原姓名寫法:Albert Einstein,編入參考文獻時寫法:Einstein A.

    示例2:原姓名寫法:李時珍;編入參考文獻時寫法:LI S Z.

    示例3:YELLAND R L,JONES S C,EASTON K S,et al.

    上傳修改稿說明:

    1.修改稿的作者順序及單位須與原文一致;

    2.修改稿上傳成功后,請勿上傳相同內容的論文;

    3.修改稿中必須要有相應的修改標記,如高亮修改內容,添加文字說明等,否則將作退稿處理。

    4.請選擇DOC或Latex中的一種文件格式上傳。

    上傳doc論文   請上傳模板編輯的DOC文件

    上傳latex論文

    * 上傳模板導出的pdf論文文件(須含頁眉)

    * 上傳模板編輯的tex文件

    回復成功!


    • 0

    基于FPGA的verilog新式數字秒表

    首發時間:2023-09-13

    韓有民 1   

    韓有民(2001-),男,電信技術,主要研究方向:計算機硬件技術

    孫藝博 1   

    孫藝博(1981-),男,助教,電信技術,主要研究方向:計算機硬件技術

    繆友濤 1   

    繆友濤,男,電子信息工程系本科生

    李梁超 1   

    李梁超,男,通信工程系本科生

    鄭佳堯 1   

    鄭佳堯,男,電子信息工程系本科生

    • 1、遼寧工程技術大學電子與信息工程學院遼寧葫蘆島 125000

    摘要:隨著科技的進步人們對電子產品的要求越來越高,傳統產品已經不能滿足人們的需求.體積小,多功能,節能,環保開始成為了電子產品發展的新目標.本文基于Verilog語言,利用QuartusⅡ設計了一款多功能數字秒表,經過實驗仿真表明多功能數字鐘能很好地滿足生活中的各種需要.本產品設計主要使用Verilog語言描來實現各個模塊的功能,最后在Quartus II上完成了調試與仿真.Verilog語言實現電子設計,是一個以軟件設計為主,器件配置相結合的過程,能從多個層次對數字系統進行設計,設計數字電路更為靈活方便,設計周期也可大大減小,提高了設計效率和可靠性。

    關鍵詞: 電子設計 數字秒表 Verilog; QuartusⅡ

    For information in English, please click here

    New FPGA based verilog digital stopwatch

    HAN Youmin 1   

    韓有民(2001-),男,電信技術,主要研究方向:計算機硬件技術

    SUN Yibo 1   

    孫藝博(1981-),男,助教,電信技術,主要研究方向:計算機硬件技術

    MIAO Youtao 1   

    繆友濤,男,電子信息工程系本科生

    LI Liangchao 1   

    李梁超,男,通信工程系本科生

    ZHENG Jiayao 1   

    鄭佳堯,男,電子信息工程系本科生

    • 1、Electronic and information Engineering School,Liaoning Technology University,Huludao,Liaoning 125000

    Abstract:With the advancement of science and technology, people\'s requirements for electronic products are getting higher and higher, and traditional products can no longer meet people\'s needs. Small size, multi-function, energy saving, environmental protection began to become the new goal of the development of electronic products. This paper is based on the Verilog language, the use of Quartus Ⅱ designed a multifunctional digital stopwatch, after the experimental simulation shows that the multifunctional digital clock can be very good to meet a variety of needs in life. This product design mainly uses the Verilog language to realize the function of each module, and finally completes the debugging and simulation on Quartus II. Verilog language to realize the electronic design, is a software design-based, device configuration combined with the process, can be from multiple levels of the digital system design, the design of digital circuits is more flexible and convenient, the design cycle can also be greatly reduced, improving the design efficiency and reliability. Improved design efficiency and reliability.

    Keywords: Electronic Design Digital Stopwatch Verilog Quartus II

    Click to fold

    點擊收起

    基金:

    論文圖表:

    引用

    導出參考文獻

    .txt .ris .doc
    韓有民,孫藝博,繆友濤,等. 基于FPGA的verilog新式數字秒表[EB/OL]. 北京:中國科技論文在線 [2023-09-13]. http://www.maigrir-regime-musculation.com/releasepaper/content/202309-29.

    No.****

    動態公開評議

    共計0人參與

    動態評論進行中

    評論

    全部評論

    0/1000

    勘誤表

    基于FPGA的verilog新式數字秒表

    国产精品一级毛片不收费

    <big id="49bxd"><em id="49bxd"></em></big>

    1. <nav id="49bxd"><video id="49bxd"></video></nav>